PC부품 AMD Zen 3 아키텍쳐 - 캐시 구조 변경 및 ZEN 4 계획
- 그냥구름
- 331
- 0
그냥구름님의 기기정보
시스템 사양 선택 | 3번 |
---|
2019
년 9 월 16 일부터 17 일까지 개최 된 HPC AI Advisory Council의 2019 UK Conference에서
AMD의 Martin Hilgeman은 AMD의 차세대 Zen 3 Milan 아키텍처 및 회사의 Zen 4 / Genoa
아키텍처에 대한 초기 세부 정보를 공개했습니다.
프레젠테이션 중 HPC 응용 프로그램의 선임 관리자 인 AMD의 Martin Hilgeman은 AMD의 곧 출시 될
"Milan"Zen 3 프로세서 시리즈가 AMD의 기존 SP3 서버 소켓에서 릴리스되고 DDR4 메모리를 지원하며 동일한 TDP 및
코어 수를 제공한다는 슬라이드를 공개했습니다. 회사의 ROME 시리즈 프로세서로 사용됩니다.
이 슬라이드는 AMD가 4x SMT 구현으로 밀라노를 출시 할 계획이라는 소문을 없애는 것으로 보입니다. Zen 3은 사용자에게 CPU 코어 당 4 개의 스레드를 제공한다고합니다. Zen 3의 주요 성능 향상 소스는 코어 / 스레드 수의 증가가 아니라 IPC의 향상된 기능과 클럭 속도 향상에서 비롯된 것 같습니다. Zen 3이 단일 스레드 성능 및 핵심 아키텍처 개선에 중점을두기를 바랍니다.
Zen 4 / Genoa로 넘어 가면서 Helgeman은 Zen 4가 아직 설계 단계에 있다고 말하며, 이는 서버 제조업체 및 기타 고객이 Genoa의 설계에 영향을 줄 수있는 기회를 의미합니다. 또한 Zen 4 / Genoa는 새로운 SP5 소켓에서 릴리스하고 새로운 메모리 유형 (예 : DDR5)을 지원하며 사용자에게 "새로운 기능"을 제공 할 것임을 확인했습니다.
젠 3
AMD의 Martin Hilgeman은 프레젠테이션 중반에 Zen 3이 Zen / Zen 2의 분할 캐시 디자인에서 멀어짐을
확인했습니다.이 디자인은 AMD의 CPU 다이에서 L3 캐시를 두 개의 쿼드 코어 CCX로 분할했습니다. 이는 AMD가 쿼드 코어 CCX 디자인에서 벗어나 Zen 3을 사용하는 8 코어 CCX 디자인 또는 다른 디자인 방식을 사용하는 CPU 디자인을 만들 수 있음을 의미합니다.
AMD의 Zen 3 코어 디자인은 16MB 크기의 2 개의 L3 캐시를 제공하는 대신 8 개의 CPU 코어간에 "32 + MB"의 L3 캐시를 제공합니다. 이는 단일 다이에서 CPU 코어 사이의 잠재적 CCC 간 지연 시간을 줄이고 각 칩의 온보드 L3 캐시 메모리에 대한 CPU 코어 액세스를 향상시킵니다.
아래 슬라이드는 또한 Zen 3의 L3 캐시가 Zen 2에서 볼 수있는 것보다 클 것이라고 제안합니다. 이는 Zen 3이 더 큰
L3 캐시를 결합하여 모든 CPU 코어에 더 나은 캐시 액세스 권한을 부여하면서 더 많은 캐시에 대한 잠재력을 제공 할 수
있음을 의미합니다 생산 능력. 이로 인해 일부 내부 CPU 대기 시간이 줄어들고 Zen 3 프로세서가 다이에서 더 많은 데이터를 캐시 할 수 있습니다. AMD의 기존 "GameCache"마케팅 및 Zen 2의 이점을 고려할 때 이러한 변경 사항은 Zen 3의 게임 성능에 도움이 될 수 있습니다.
이러한 슬라이드를 기반으로 Zen 3은 AMD의 Zen CPU 아키텍처에 대한 또 다른 주요 디자인 변경 사항을 표시하여 프로세서의 내부 캐시 대기 시간에 크게 도움이되는 변경 사항을 제공합니다. AMD의 Zen 3 코어 설계에 대해서는 알려진 바가 거의 없지만,이 슬라이드는 AMD의 차세대 아키텍처가 AMD의 기존 설계의 단점을 더 많이 완화시키는 것을 목표로한다는 것을 보여줍니다. 이러한 단점은 Zen 2에서 이미 크게 줄어들었지만 Zen 3에서는 다른 수준으로 나아가려고합니다.